TRƯỜNG ĐH SƯ PHẠM KỸ THUẬT TPHCM **KHOA ĐIỆN ĐIỆN TỬ** BỘ MÔN ĐTCN-YS		**ĐÁP ÁN CUỐI KỲ HỌC KỲ I NĂM HỌC 2025-2026** **Môn:** Kỹ thuật số Mã môn học: DIGI330163 Đề số/Mã đề: 01. Đề thi có 7 trang. Thời gian: 90 phút. Được phép sử dụng tài liệu 1 tờ A4 viết tay. **SV làm bài trực tiếp trên đề thi và nộp lại đề**
Chữ ký giám thị 1	Chữ ký giám thị 2	
Điểm và chữ ký		
CB chấm thi thứ nhất	CB chấm thi thứ hai	**Họ và tên:**..... **Mã số SV:**..... **Số TT:**.....**Phòng thi:**.....

Câu 1: (2 điểm) Cho mạch cộng nhị phân có sơ đồ khối như hình 1



Hình 1

a) Hãy thiết kế mạch logic cho khối cộng bán phần 1 (Half Adder 1)

Bảng trạng thái

Ngõ vào		Ngõ ra	
A1	B1	S1	Co1
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

0.5đ

Viết và tối giản các hàm ngõ ra từ bảng trạng thái

$$S_1 = \overline{A_1}B_1 + A_1\overline{B_1} = A_1 \oplus B_1$$

$$C_{o1} = A_1B_1$$

0.5đ

Vẽ mạch logic



0.5đ

b) Hãy viết các hàm ngõ ra S và Cout theo các biến ngõ vào A, B và Cin

$$S = S_2 = A_2 \oplus B_2$$

$$S = S_1 \oplus C_{in}$$

$$S = A \oplus B \oplus C_{in}$$

0.5đ

$$C_{o2} = A_2B_2 = S_1C_{in}$$

$$C_{o2} = (A \oplus B)C_{in}$$

$$C_o = C_{o1} + C_{o2} = AB + (A \oplus B)C_{in}$$

Câu 2: (2,5 điểm) Cho bảng trạng thái mạch giải mã từ số nhị phân 3 bit sang LED 7 đoạn Anode chung như sau:

Ngõ vào			Ngõ ra							Hiển thị
C	B	A	$\bar{a}$	$\bar{b}$	$\bar{c}$	$\bar{d}$	$\bar{e}$	$\bar{f}$	$\bar{g}$	
0	0	0	0	0	0	1	0	0	0	A
0	0	1	**1**	**1**	**0**	**0**	**0**	**0**	**0**	b
0	1	0	**0**	**1**	**1**	**0**	**0**	**0**	**0**	C
0	1	1	1	0	0	0	0	1	0	d
1	0	0	**0**	**1**	**1**	**0**	**0**	**0**	**0**	E
1	0	1	**0**	**1**	**1**	**1**	**0**	**0**	**0**	F
1	1	0	x	x	x	x	x	x	x	
1	1	1	x	x	x	x	x	x	x	

0.5đ

a) Hãy hoàn chỉnh bảng trạng thái đã cho (điền mức logic vào các chỗ trống).

b) Hãy sử dụng bìa K để viết hàm tối giản cho đoạn $\bar{b}$ và đoạn $\bar{d}$

Đoạn $\bar{b}$

A \ CB	00	01	11	10
0	0	1	x	1
1	1	0	x	1

$$\bar{b} = A\bar{B} + \bar{A}B + C$$
$$\bar{b} = (A \oplus B) + C$$

0.5đ

Đoạn $\bar{d}$

A \ CB	00	01	11	10
0	1	0	x	0
1	0	0	x	1

$$\bar{d} = \bar{A}\bar{B}\bar{C} + AC$$

0.5đ

c) Hãy vẽ mạch logic cho đoạn $\bar{b}$ và đoạn $\bar{d}$



0.5đ

0.5đ

Câu 3: (3 điểm) Cho Flip-Flop JK có CLK tác động cạnh lên, Preset và Clear tích cực mức cao.

a) Hãy vẽ ký sơ đồ ký hiệu Flip-Flop



0.25đ

b) Hãy viết bảng trạng thái đầy đủ của Flip-Flop

Ngõ vào					Ngõ ra		
CLK	Pre	Clr	J	K	Q_{n+1}	$\overline{Q_{n+1}}$	Trạng thái
0,1,↓	0	0	x	x	Q_n	$\overline{Q_n}$	Không đổi
↑	0	0	0	0	Q_n	$\overline{Q_n}$	Không đổi
↑	0	0	0	1	0	1	Set Q
↑	0	0	1	0	1	0	Reset Q
↑	0	0	1	1	$\overline{Q_n}$	Q_n	Toggle
x	0	1	x	x	0	1	Reset Q
x	1	0	x	x	1	0	Set Q
x	1	1	x	x	1	1	Cấm

0.5đ

c) Hãy sử dụng Flip-Flop đã cho thiết kế mạch đếm đồng bộ đếm các trạng thái theo chu trình sau:

Bắt đầu → 001 → 011 → 100 → 110 → 111

Hãy viết bảng trạng thái

Q_n			Q_{n+1}			Ngõ vào kích FF					
Q_2	Q_1	Q_0	Q_2'	Q_1'	Q_0'	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	x	x	x	x	x	x	x	x	x
0	0	1	0	1	1	0	x	1	x	x	0
0	1	0	x	x	x	x	x	x	x	x	x
0	1	1	1	0	0	1	x	x	1	x	1
1	0	0	1	1	0	x	0	1	x	0	x
1	0	1	x	x	x	x	x	x	x	x	x
1	1	0	1	1	1	x	0	x	0	1	x
1	1	1	0	0	1	x	1	x	1	x	0

0.75đ

Hãy viết các hàm kích ngõ vào của các FF

$$J_0 = Q_1, K_0 = \overline{Q_1}Q_1$$
$$J_1 = 1, K_1 = Q_0$$
$$J_2 = Q_1, K_2 = Q_0$$

0.5đ

Vẽ mạch điện (có đặt trước trạng thái bắt đầu)

0.5đ



Hãy vẽ các dạng sóng ngõ ra



0.5đ

Câu 4: (1,5 điểm) Cho bộ nhớ RAM (4Kx8) có 1 ngõ vào Chip Select tích cực mức thấp và 1 ngõ vào Chip Enable tích cực mức thấp.

a) Hãy vẽ sơ đồ ký hiệu (sơ đồ logic) của RAM



0.25đ

b) Cho 1 chương trình có dung lượng 256 byte ghi vào RAM tại vùng địa chỉ bắt đầu là 420H. Hãy xác định địa chỉ cuối của chương trình.

256 byte (00H – FFH)

420H + 0FFH = 51FH

Địa chỉ cuối của chương trình là 51FH

0.25đ

c) Hãy lập bản đồ địa chỉ (vùng địa chỉ) cho các bộ nhớ RAM đã cho để có tổng dung lượng nhớ (16Kx8) và viết hàm điều khiển cho các ngõ vào $\overline{CS}$ của các bộ nhớ RAM.

Bản đồ địa chỉ **0.5đ**

	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	Hex
RAM1	**0**	**0**	0	0	0	0	0	0	0	0	0	0	0	0	0000H
	0	**0**	1	1	1	1	1	1	1	1	1	1	1	1	0FFFH
RAM2	**0**	**1**	0	0	0	0	0	0	0	0	0	0	0	0	1000H

	0	**1**	1	1	1	1	1	1	1	1	1	1	1	1	1FFFH
RAM3	**1**	**0**	0	0	0	0	0	0	0	0	0	0	0	0	2000H
	1	**0**	1	1	1	1	1	1	1	1	1	1	1	1	2FFFH
RAM4	**1**	**1**	0	0	0	0	0	0	0	0	0	0	0	0	3000H
	1	**1**	1	1	1	1	1	1	1	1	1	1	1	1	3FFFH

A13	A12	$\overline{CS_1}$	$\overline{CS_2}$	$\overline{CS_3}$	$\overline{CS_4}$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

$$\overline{CS_1} = A_{13} + A_{12}$$
$$\overline{CS_2} = A_{13} + \overline{A_{12}}$$
$$\overline{CS_3} = \overline{A_{13}} + A_{12}$$
$$\overline{CS_4} = \overline{A_{13}} + \overline{A_{12}}$$

0.5đ

Câu 5: (1 điểm) Cho DAC n bit có ngõ ra điện áp, có bước nhảy K = 15mV.

a) Hãy tìm số bit nhỏ nhất để ngõ ra có điện áp V_{out} = 7,2V.

Số bậc tương ứng V_{out}: 7,2V/15mV = 480 bậc

$(2^n - 1) \geq 480$, n là số nguyên

Suy ra: $n \geq 9$. Vậy số bit nhỏ nhất là 9

0.5đ

b) Cho n = 8, hãy tìm ngõ vào số khi ngõ ra V_{out} = 3,3V

Số bậc tương ứng V_{out}: 3,3V/15mV = 220 bậc

Ngõ vào số là D = 011011100B

0.5đ

Ghi chú: Cán bộ coi thi không được giải thích đề thi.

Chuẩn đầu ra của học phần (về kiến thức)	Nội dung kiểm tra
CLO1 [PI1.2] Vận dụng kiến thức đại số Boolean và các phương pháp tính toán để phân tích các mạch tổ hợp, mạch tuần tự, dao động, định thời, bộ nhớ, ADC và DAC.	Câu 1, 4. 5
CLO2 [PI7.2] Thiết kế các mạch logic tổ hợp, logic tuần tự; tính toán trong các mạch dao động và định thời; tính toán hệ thống nhớ và thiết kế ứng dụng chuyển đổi tương tự - số.	Câu 2, 3

Ngày 29 tháng 12 năm 2025

Thông qua Bộ môn

(ký và ghi rõ họ tên)